職責(zé)描述：
1、 負(fù)責(zé)芯片Soc集成，外圍IP設(shè)計與驗證；
2、 協(xié)助進行芯片的系統(tǒng)調(diào)試，性能分析和優(yōu)化；
3、 模塊代碼設(shè)計、仿真、綜合；
4、完成模塊級和系統(tǒng)級功能仿真、綜合、一致性驗證、CDC檢查、靜態(tài)時序分析、時序仿真等前端設(shè)計流程；
5、熟悉FPGA上的開發(fā)和調(diào)試，參與ip核的原型驗證；
任職要求：
1、5年芯片行業(yè)大廠經(jīng)驗；計算機或電子相關(guān)專業(yè)，碩士及以上學(xué)歷；
2、熟悉對稱加密、非對稱加密或摘要算法者優(yōu)先；
3、熟悉前端設(shè)計流程，掌握常用前端EDA工具使用，熟悉Synopsys和Cadence主流工具。與其它團隊完成設(shè)計時序收斂，功耗評估；
4、扎實的邏輯設(shè)計基礎(chǔ)，了解低功耗邏輯設(shè)計技術(shù)、以及DFT可測性設(shè)計者優(yōu)先。
5、熟悉基本的驗證流程，與驗證團隊協(xié)作制定驗證計劃，完成驗證收斂。
6、熟悉處理器體系結(jié)構(gòu)，有過Cache，MMU，DMA設(shè)計經(jīng)驗者優(yōu)先。
7、熟悉總線協(xié)議，例如AMBA AHB，AXI，APB等者優(yōu)先。
8、5-10次28nm以下先進工藝流片經(jīng)歷者優(yōu)先。
9、熟悉網(wǎng)絡(luò)協(xié)議優(yōu)先。
