崗位職責(zé):
1、根據(jù)SoC子系統(tǒng)Design SPEC 制定驗(yàn)證計(jì)劃,進(jìn)行 Bus/Clock/Low power/Performance/DBG等相關(guān)驗(yàn)證工作;
2、基于算法及IP驗(yàn)證需求,輸出IP模塊級(jí)驗(yàn)證計(jì)劃,并完成模塊驗(yàn)證工作;
3、基于 UVM方法學(xué)搭建子系統(tǒng)級(jí),并完成子系統(tǒng)級(jí)環(huán)境平滑遷移集成到SoC top level驗(yàn)證平臺(tái)。
崗位要求:
1、微電子、計(jì)算機(jī)、通訊工程等相關(guān)專業(yè)碩士以上學(xué)歷;
2、有一定的ASIC相關(guān)驗(yàn)證經(jīng)驗(yàn);
3、熟悉數(shù)字電路驗(yàn)證流程,精通Verilog HDL或System Verilog,有良好的編碼風(fēng)格;
4、熟悉AMBA總線協(xié)議(AXI/APB/AHB),有CPU、GIC等開(kāi)發(fā)和調(diào)試經(jīng)驗(yàn)者優(yōu)先;
5、熟悉Linux/Unix環(huán)境,熟悉Perl、Python、TCL、Shell、Makefile腳本語(yǔ)言;
6、有多電源域等低功耗驗(yàn)證經(jīng)驗(yàn)者優(yōu)先;
7、具有良好的英文讀寫(xiě)能力;
8、具有開(kāi)拓創(chuàng)新精神、樂(lè)于迎接挑戰(zhàn)和良好的團(tuán)隊(duì)合作精神。