国产精品亚洲综合一区在线观看_国产精品色哟哟网站_欧美日韩在线精品一区二区三区激情综合,国产福利电影一区二区三区，欧美日韩成人精品久久久免费看,欧美日韩国产中文精品字幕自在自线,欧美日韩激情无码专区,欧美日韩精品一区二区三区不卡,亚洲精品国产日韩无码AV永久免费网,欧美一级毛片在播放免费,久久中文字幕,91精品国产福利在线观看麻豆,国产福利视频一区二区三区

崗位職責 

1、完成混合信號IP集成和驗證 

2、指導和參與混合信號驗證環境搭建 

3、定制基于行為級模型的的混合信號驗證流程，解決混合信號驗證中發現的問題 

4、負責全芯片測試環境下的IP模塊驗證仿真，包括Vplan制定，測試case創建，所有相關case的自動化仿真 

任職要求 

1、熟悉Verilog_AMS/System_verilog/UVM 

2、有混合信號電路開發經驗者優先 

3、有數字或者混合信號驗證驗證經驗者佳 

4、微電子相關專業碩士以及以上學歷，相關領域8年以上經驗